

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 60254762 A

COPYRIGHT: (C)1985, JPO&Japio

(43) Date of publication of application: 16.12.85

(51) Int. CI	H01L 25/10			
(21) Application	on number; 59111264	(71) Applicant:	FUJITSU LTD	
(22) Date of fi	ling: 31.05.84	(72) Inventor:	IKEHARA SHOHEI	

(54) PACKAGE FOR SEMICONDUCTOR ELEMENT

(57) Abstract:

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and mounting a pitrality of the packages.

CONSTITUTION: Terminals 8 are provided at one side of a member 9 made of a ceramin material and the LC Corbact pieces 7 are provided on the other side. The Corbact pieces 7 are provided on the other side. The parts 6A are formed so that they can be invented and pulled out. The terminals 8 and the contact pieces 7 are connected in semiconductor elements to be mounted through pattern wirings 8A, 8B and 8C. The increase and through pattern wirings 8A, 8B and 8C. The increase sealing the number of mounting stages of packages 6. For the packages 5-flively-4I, inverters 1 are formed between the terminals 6-1 and the contact pieces 7-1, and exclusive CR gates Car serformed between the terminals 6-2 and the contact pieces 7-2. Therefore, address data can be set based on the mounting sequence of the packages.





⑱日本羅特許庁(JP) ⑱公開特許公報(A)

@ 特許出際公開

昭60-254762

@int_Cl,* H 81 L 25/10 施別記号 斤内整理番号 7638--5F @45M #6#0600E(1985)12E16E

1 81 L 25/16

審査請求 未請求 発明の数 1 (全4百)

公発明の名称 半導体案子のパッケージ

⊕特 顧 昭59-111264

侵出 顧 昭59(1984)5月31日

砂光 明 者 池 原 昌 平 川崎市中原区上小田中1015番地 富士通株式会社内

①出 额 人 富士 通 株 式 会 社 川崎市中原区上小田中1015番地

30代 理 人 弁理士 松岡 宏四郎

1. 発明の名称

単導体素子のバッケージ

2 特許総章の報題

李塚体素子を有するパッケージであって、一演 にアドレス数定領号を入力するための第1第子。 数一面とは逆の毎の数第1第子に対応する位置に

第2歳子、敵第1歳子より入力された数プドレス 数定信号を数更して駄第2歳子より出力するアド

レス変更学数を有することを背積とする平場体系 子のパッケーシ。

発明の詳細を影明
(a) 発明の技術分野

本発別はブリンリ 蒸散に手寄体素子を有する例 一種類の複数のパッケージが複数されて実施され

た半導体第字の容易方法に係り、多に、所定のパ ・ケージが選択できる函数が数据されるようにし

た苹婆体業子のパッケージに関する。

(4) 従来技能と問題点 複数のメモリ素子などの平導体素子がプリント

※板状突破される場合は振り端に示すように表皮

されている。第1階は従来の辛場体集子のパッケージ の報告を示す(6)的は新機能、制器は設別級である。

制器化示すよう化半導体素子2-1-2-12 リード菓子が設けられたパッケータに割止され、

パターン配線を有するブリント状基板1の実施能 1 太化パッケージを配散することで実施されてい

る。とのパッケージのそれぞれのリード指子はブ リント製業板 1 の所定のランドれ半当付され、バ

メーン配録に散焼されるように構成されている。

とのようを年本体表子2-1~2-5は代え技 数量の検波上メモリ容量が増設する場合があり、

年端体素子2-1~2-nの実装数を変える必要がある。したがって、単導体架子2-1~2-n

の実施数が減少した場合は当然ブリント装造製1 の大きさは小さくでき、例えばよ, の女さの大きさ

は点接のように A の長さの小見にするととができ る。しかし、一般的にブラント板裏報 1 の大きさ

は別窓の大きさによって形成されているため、大 きさの異なった数据のブリントを連続1を転作す

海際電 58-254762(2)

ことはコストアップとなる。

そとで、所定の大きるのグラント収表報1 には 必要な辛毒体案子2-1~2~ n を包敷し、メモ リ彩盤の開業によって不要となった年俸体度は除 会し、半準体業子の未実を指所が有するように形 取るれている。したがって、実養効率が悪い欠点

また、このこうな概定では事業以来でよって、このは別定の平本体業テを選択してアクキスで、 をようの関係でが開業が規定されている。 平海体菓子2-11-2-ののぐれぞれたはアド レス股党第4-11-4-によどテトの1-0にとが おけられ、アドレス股党第4-11-80円を3-1 のアドレスと超党することにより、配質配当に1 でものアクマスは原党とロアドレス機能でれているが、しているでは、 大型ので、に改出した党の取職等が 教育されて行るわれなような形成されている。したがって、それぞれのアドレス機能等イート4 ーのローコーコンドリンで展記されている。したが、 ではいって、それぞれのアドレス機能がイート4 ーのローコーコンドリンドを設定しなければ多なが規定を4でいる。 (6) 発明の目的

、 次のののの 本条例の自動はパッタージの上版には鉄札子を 設け、複数のパッタージが観象して実まできるよ タにしたの解象によって半事業本子の選択できた アドレス情報の設定が行なけれ、かつ、干場決事 での鉄みの解集が作者に行るえるようにしたもの で、およの開展な影響としたものを発表するもの である。

(4) 発売の検戒

以下本発労を集2階かよび第3階を命考に呼服 低援明する。第2階は本発明による半導体実子の パッケージの一実施術を示す、第2階の(a)、例)。

(6)回は説明器、第3数は構成的である。

プリント製産板1の実装置1Aにはイッケーク S - 1の両子の水準型がされることでイッケーグ S - 1が設備され、Cのバッケーグ5 - 1には長 にバッケーグ5 - 1が、バッケーグ5 - 2はパッ ケーグ5 - 13が、それぞれの両子を対解人される ことで搭載するように失義されるようにしたもの である。

5~3、δ~4の類似には冷却を考案して関策S を敷けると良い。また、何感にポナ原致のバッケ ージを選択する動権経験総数を形成することもで きる。

また、何えば、朝る劉に示す回的株点が可能で ある。互いの漢子片6と接触子?とが築鉄されて

発展率68-254762(3)

接続されたバッケージ5-1,5-2,5-3,5-4のそれぞれにはゲートG1~G4とインバータ1 とが設けられている。ゲートG1とインバータIで は前述のようにアドレス情報の設定が行なわれる。 例えば、アドレ×標準51、52を*b* に設定 し、フトレス差板信号83と84とが"8"の 時性 パッケーク5-1の締役ノアゲートG2とG3の店 力は"1"となり、久、差折指非庸号85 が"1"に なるので、アンドゲート G+ はオーブンなるoLか し、パッケージ5ー2では終位ノアダートG2の 出力が*0*、締他ノアゲートG3の出力が*t*と まり、パッケージを一るでは挤他ノアゲートG2 の出力が"3"、接触ノアゲートG3の出力が"0" とたり、バッケージョーもでは繰換ノナゲー KG2 とG3と収出力が"0"となり、いづれのアンドグ ートG4 もクローズとなる。 したがコで、チャブ セレタト個号 SS はパッケージ 5~3 O 転储器子M をアクセスするが、バッケージを一2、 5~3. 8~4の影像来子がはアクセスさんない。又、ア ドレス機械BL 82を *5* 拡動宛しバッケーグ5

- 2 を選択する場合は 83 を "1", 84 を "8", パッケージ 5-3 を選択する場合は 83 *0", 84 を "1"、パッケン 5-4 を選択する場合は 83を"1", 84 を "1" にすれば 1 いっ

とのように構成すると、ブドレン選択後刊83 と84の所定のブドンズ標板によって、ノフゲー け 62、63 出力を受けるゲード 64を介して所 定 のパッケーツが異常され、所定の配権展子別をア クセメするととかできる。

(自 発美の効果

以上影勢したよりに本義明はバッケージらは教 載されて実施されるようにし、バッケジらは教験 されることで、バッケージをに形成されたゲート 副無によって形況のファレスが設定されるように したものできる。

これだより、パッケージもの実施は影響されて 行きわれているため、パッケージもの無影による 平球体素子の美生酸の加減が容易となり、かつ、 表数効率の向上を刻ることができ、更に、 数 、 のようなアドレス形容熱かまび音が形のファレス

股定は不安となり、実用効果は大である。 4. 路後の額外を数例

部1階は従来の平等作業子のバッケーグを示す (均別は針板窓、向別は数別窓、無2間の何例の距 は本級別による平等体第子のバッケーグの一実施 黄を示す数別窓、第3節は前路株成路を示す。 即形式を14寸。

1 柱 ブリント製画板、2-3~2~mは半導体 料子、3-1~3~mは起電筒、4-1~4~a はブドンス投資板、5-1、5-2、5-3、5 -4 はバッケーツ、5-1、6-2、6 は端子、 7-1、7-2、7 は製機片を示す。











